#### DEVICE AND METHOD FOR CONTROLLING BOOT OF CPU

BUT OF THE PARTY O Patent number: JP2001109629 Publication date: 2001-04-20 Inventor: Applicant: SAKAMOTO NAOMASA TOSHIBA CORP Classification: G06F9/445; G06F12/16 - european: european:
Application number: JP19
Priority number(s): JP19990283662 19991005 Report a data error here Abstract of JP2001109629 PROBLEM TO BE SOLVED: To provide a 第2のゲート30以 device and a method for controlling boot of CPU with which a CPU can be booted even when a memory storing a boot program is destroved. SOLUTION: Concerning the boot controller for 20 CPU, electronic equipment having a CPU is 6 <del>.</del> . 400 provided with a first boot ROM storing the boot program of the CPU, second boot ROM storing 軍アー the boot program of the CPU, first reading means for reading the boot program out of the first boot ROM when a power source is turned on, judging means for judging whether the CPU can be normally booted or not from the boot program read out of the first boot ROM by the first reading means, and means for reading the boot program out of the second boot ROM based on the result of this judging means C) IN 2304 when the CPU can not be booted. 曜 第一本コ m A uc n ho n Data supplied from the esp@cenet database - Patent Abstracts of Japan

(18)日本国**特許**庁(JP)

### (12) 公開特許公報(A)

(11)特許出額公開番号 特別2001-109629

(P2001-109629A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.CL*		識別記号	Fi	9-41-1-1( <b>李寺</b> )
G0.6 F	9/445		G 0 8 P 12/18 3	10J 5B019
	12/18	3 1 0	9/06 4	20S 5B076

#### 審査請求 未請求 請求項の数4 OL (全 7 頁)


(21)出願番号	<b>特质平11-283682</b>	(71) 出版人 000003078
(25) HANNET	平成11年10月 5 日 (1999: 10.5)	株式会社東芝 神奈川県川崎市幸区城川町72番地 (72)発明者 坂本 直正 東京都育体中末広町2丁目9番地 株式会 社東芝育場工場内 (74)代理人 100083161 弁理士 外川 英明 ドターム(参考) EB018 GAD4 HAD4 KA13 MA23 NA06 GAL1 58078 AA01 AB17 BB17 CA01 CA08

#### (54) 【発明の名称】 CPUのブート領御装置及びブート保御方法

#### (57) 【要約】

【課題】本発明は、プートプログラムを記憶したメモリが壊れた場合でも、 CPUをプートすることができる CPUのプート制御装置及びプート制御方法を提供することを目的とする。

【解決手段】CPUを持つ電子機器において、前部CPUのプートプログラムが記憶された第1のプートROMと、前部CPUのプードアログラムが記憶された第2のプードROMからプートプログラムを読み出り第1の読み出し手段と、前部CPUが前部第1の読み出し手段により前部第1のプートROMから読み出したプートプログラムにより正常にプートができたか否かを判断する判断手段と、この判断手段の結果に基づいて、前部CPUがプートできなかった場合に、前部第2のプートROMからプートプログラムを読み出す手段とを設けたCPUのプート制御装置。



#### 【特許請求の範囲】

【請求項1】 CPUを持つ電子機器において、

前記C PUのフートプログラムが記憶された第1のブートROMと、

前記C PUのブートプログラムが記憶された第2のブートROMと、

電源がONされた際に、前部第1のプートROMからプートプログラムを読み出す第1の読み出じ手段と、

前記CPUが前記第1の読み出し手段により前記第1の プートROMから読み出したプートプログラムにより正常にプートができたか否かを判断する判断手段と、

この判断手段の結果に基づいて、前記GPUがプートできなかった場合に、前記第2のプートROMからプートプログラムを読み出す手段とを具備したことを特徴とするGPUのプート制御装置。

【請求項2】〇PUを持つ電子機器において、

前記CPUのプートプログラムがそれぞれに記憶された 第1及び第2の領域を持つプートROMと、

電源がONされた際に、前記プートROMの前記第1の 領域からプートプログラムを読み出す第1の読み出し手 段と、

前記CPUが前記第1の読み出し手段により前記フード ROMの前記第1の領域から読み出したフートプログラムにより正常にフートができたか否かを判断する判断手段と、

この判断手段の結果に基づいて、前記GPUがブートできなかった場合に、前記ブートROMの前記第2の領域からブートプログラムを読み出す第2の読み出し手段とを具備したことを特徴とするGPUのブート制御装置。

【請求項3】CPUを持つ電子機器において、

前記のPUのフートプログラムがそれぞれ記憶された第 1及び第2ののフートROMを設け、

電源がONされた際に、前記第1のフートROMからブートプログラムを読み出し、

この読み出したフートプログランにより前記CPUが正常にフートができたか否かを判断し、

この判断手段の結果に基づいて、前記CPUがフートできなかった場合に、前記第2のフートにOMからプート・ブログラムを読み出すことを特徴とするCPUのフート制御方法。

【請求項4】CPUを持つ電子機器において、

前記OPUのフートプログラムがそれぞれに記憶された 第1次び第2の領域を持つフードROMを設け、

電源がONされた際に、前記プードROMの前記第1の 領域からプートプログラムを読み出し、この読み出した プートプログラムにより前記OPUが正常にプートがで きたか否かを判断し、

この判断手段の結果に基づいて、前記CPUがプートできなかった場合に、前記フートROMの前記第2の領域からプートプログラムを読み出すことを特徴とするので

Uのフート制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パーソナルコンピュータを初めとする電子機器の制御の中枢として使用されているマイクロプロセッサ(以下、CPUと呼ぶ)のプート制御の改良に関する。

[00.02]

【従来の技術】近年パーソナルコンピュータ等において CPUのブートプログラムを記憶するリードオンリメモ リーとしてフラッシュメモリを使用してブートプログラ ムの書き換えをすることができるように構成しているシ ステムがある。

【00.0.3】しかし、このようなシステムでは、プートプログラムの書き換えに何らかの原因で失敗すると、フラッシュメモリが壊れてしまい、OPUが正しくプートできなくなり、パーソナルコンピュータ等のシステム(電子機器)が立ち上がらなくなってしまうという問題が生じていた。このため従来では、プラッシュメモリを交換して新たにプートプログラムを記憶させて、再立ち上げしていた。

[00:04]

【発明が解決しようとする課題】本発明は、このような問題を解決するためになされたもので、プートプログラムを記憶したメモリが壊れた場合でも、CPUをプートすることができるCPUのプート制御装置及びプート制御方法を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は、CPUを持つ電子機器において、前記CPUのフートプログラムが記憶された第1のフートROMと、前記CPUのフートプログラムが記憶された第2のプートROMと、電源がONされた際に、前記第1のプートROMからプートプログラムを読み出す第1の読み出し手段と、前記CPUが前記第1の読み出し手段により前記第1のフートROMから読み出したフートプログラムにより正常にプートができたか否かを判断する判断手段と、この判断手段の結果に基づいて、前記CPUがプートできなかった場合に、前記第2のプートROMからプートプログラムを読み出す手段とを設けたことを特徴とする。

【0006】このように本発明によれば、CPUが確実にプートすることができる。本発明は、CPUを持つ電子機器において、前部CPUのプートプログラムがそれぞれに記憶された第1及び第2の領域を持つプートROMの制部1の領域からプートプログラムを読み出す第1の読み出し手限と、前部CPUが前部第1の読み出し手限により前部プートROMの前部第1の領域から読み出したプードプログラムにより正常にプートができたか否かを判断する判断手段と、この判断手段の結果に基づいて、前

記CPUがフートできなかった場合に、前記フートROMの前記第2の領域からフートプログラムを読み出す第2の読み出じ手段とを設けたことを特徴とする。このように本発明によれば、CPUが確実にフートすることができる。

#### [0007]

【発明の実施の形態】以下、図面を参照して本発明の実 施形態について説明する。 図1は、本発明の第1の実施 形態を示すシステム図である。図1 において、システム パス1にはそれぞれシステム全体の制御を行う CPU 2、CPU 2のブート制御用CPU 3、RS 23 2Cコ ントローラ4、アドレスデコーダ5、第1のブートRO M6、第2のフートROM7とが接続されている。フー ト制御用でRU3には、CPU1のフート制御を行う。フ ログラムを示め内部に記憶している。このプログラムの 動作については、後程詳述する。RS232Cコントロ ーラ4は、CPU1から出力される通信用のデータをシ ステムパス1を介して受信し、この受信した通信データ をシリアルデータとしてブート制御用CPU3に出力す る。第1のフートROM5及び第2のフートROM7 は、フラッシュメモリで構成されたOPU2のブートブ ログラムを記憶するものであり、この2つのメモリに は、同一内容のプートプログラムを記憶しておく。通常 CPU 2がそのブートシーケンスを実行する場合には、 第十のフートROM6からフートプログラムを読み出す よう構成されている。アドレスデコーダラは、図示しな い電源がONになり、図示しないパワーオンリセット回 路が動作してCPU2がパワーオンリセットされ、CP U 2が第1のフートROM 5からフートプログラムを読 み出すために出力したアドレス信号をデコードして第1 のフートROMSを選択するためのチップセレグト信号 (romos#)を出力するものである。このチップセ レクト信号の信号名 romos#の最後に「#」が付与 されているのは、このチップセレクト信号 riomoisが ローアクティブの信号であることを示している。以後信 号名の最後に「#」が付与されているものは、ローアク ティブの信号である。このアドレスデューダラから出力 されたチップセレクト信号 riomo.s#は、第1のAN Dゲート回路9及び第2のANDゲート回路1.Dの第1 の入力端子に入力されている。プート制御用CPU3か らは、ROM選択信号 romsel#を出力する。この ROM選択信号 riom sie l'#は、第1のANDゲート 回路9の第2の入力端子に入力されているとともに、N OT回路8を介して第2のANDゲート回路10の第2 の入力端子に入力されている。第1のANDゲート回路 9の出力信号は、第1のプードROM 5のチップセレク ト信号 c.s # として第1 のブートR.OM 6 に供給されて いる。また、第2のAN Dゲート回路1 0の出力信号 は、第2のブートROMプのチップセレクト信号のS# として第2のプードROM7に供給されている。更にプ

ート制御用CPU3からCPU2に対してリセット信号 reset#が供給されるよう接続されている。

【00.08】このように構成されたジステムにおけるCPU2のプート動作について、図2に示したフローチャート図を用いて詳細に説明する。まず、システムの図示しない電源がONされて図示しないパワーオンリセットされ、CPU2が第1のプートROM6からプートプログラムを読み出すための動作を開始する(ステップS20)。

【0009】そこでCPU 2はフートプログラムを第1 のブートROM 5から読み出すために、システムパスに アドレスを出かして第1のブートROM 6の読み出し動 作を開始する。この読み出し動作の開始に伴って、アド レスデコーダ5から第1のフートROM 6を選択するた めのチップセレクト信号(romos#)がローレベル で出力される。この時点でプート制御用CPU 3から出、 カされているROM選択信号romsel#の信号のレ ベルはローであるため、第1のANDゲート回路9から 第1のプートROM6にローレベルのチップセレクト信 号cs#が出力されて第1のプートROM6が選択状態 になる。この選択によって、CPU 2は第1のプートR OM6.からプートプログラムを読み出して、プードシー ケンスの実行を開始する。このとき、第2のAN.Dゲー ト回路10からは、ハイレベルのチップセレクト信号。 s #が出力されるため、第2のフートROM7は選択状 態にならない。一方、ブート制御用 CPU 3 は、内蔵す るカウンタタイマの動作を開始させてCPU2のプート シーケンスに費やしている時間の監視を始める(ステッ 7S21).

【0010】次にステップS22において、上記時間監視の結果、カウンタタイマの動作が開始されてから所定の規定時間内にCPU 2からRS232Cコントローラ4を介して通信データが送信されてくるか監視する(ステップS22)。これはCPU 2が正常にプートシーケンスを実行して正常に立ち上がった場合に、CPU 2はプート制御用CPU 3に対してRS232Cコントローラ4を介して所定の通信データを送信することでCPU 2が正しくプートしたことのステータスを知らせてくる仕組みである。この仕組みは予めプートシーケンスの一部にその処理ルーチンを組み込むことで実現する。

【0011】このステップS22の判定の結果、CPU 2が規定時間内に正常にプートシーケンスを実行して立ち上がった場合には、プート制御用CPU3の動作は格でする。一方、第1のプートROM6に記憶しているフートプログラムがアップデート等のために書き扱えられた直接に電源がONされたときに、その書き換えが何らかの原因で失敗した場合等の理由からCPU2が規定時間内に正常にプートシーケンスを実行して立ち上がらなかった場合には、ステップS23に進む。

【ロロ12】ステップS23において、プート制御用の

PUBは、CPU2に対してローレベルのリセット信号。 reset#を出力して、CPU2をリセットする(ス テップS23)。次にフート制御用CPU3は、その出 カするROM選択信号 romsel#のレベルをローレ ベルからハイレベルに切り替える(ステップS24)。 続いてプート制御用CPU3は、その出力しているリセ ット信号 reset#をハイレベルにしてCPU2のリ セット状態を解除する(ステップS25)。このように リセット状態を解除されるとCPU 2は再びパワーオン リセット状態になり、再度第1のフートROM 6からフ ードプログラムを読み出すための動作を開始する従っ て、CPU 2はフートプログラムを第1 のブートROM 6から読み出すために、システムパスにアドレスを出力。 して第1のフートROM 6の読み出し動作を開始する。 この読み出し動作の開始に伴って、アドレスデコーダ5 がら第1のブートROM6を選択するためのチップセレ クト信号(riomos#)がローレベルで出力される。 この時点ではブート制御用CPU3から出力されている ROM選択信号 roms e 1 #の信号がハイレベルであ るため、第2のAN Dゲート回路10から第2のプート R.OM.7にローレベルのチップセレクド信号。s#が出 カされて第2のフートROM 7が選択状態になる。この 選択によって、CPU 2は第2のプートROM 7からプ ートプログラムを読み出して、ブートシーケンスの実行 を開始する。このとき、第1のANDゲート回路9から は、ハイレベルのチップセレクト信号cs#が出力され るため、第1のブートROM 6は選択状態にならない。 このようにCPU 2が第2のプートROM 7からプート プログラムを読み出すことにより、プートシーケンスを 実行して正常に立ち上げをすることができるようにな

【0013】次に、第2の実施形態について図3を用い で詳細に説明する。図3において、図1と同一構成に は、同一参照符号を付与してあり、詳細な説明は省略す る。一方、、図1、に示した第1の実施形態との違いについ て説明する。 ブートROM11は、例えば128kB× 86 亡も構成のフラッシュメモリで構成されている。そ して、このブートROM11のメモリ領域の下位領域の 64KB(アドレス領域00000h~0FFFFh) と上位領域の6.4KB(アドレス領域1.00.00h~1 F.F.F.F.h.) に分割し、この分割した上位領域と下位領 域の双方に64kBからなる同一のブートプログラムを 記憶させておく。この2つの領域のどちらに記憶された。 プートプログラムを読み出すかは、入力するアドレス信 号のうちのアドレス信号 A 1 6 の 1 ビットの信号が、ロ ーレベルかパイレベルかによって切り替えられる。通 常、プートROM 1.1 の下位領域に記憶されているプー トプログラムを読み出して使用するために、アドレス信 号A16はローレベルとされている。このブートROM. 1.1のアドレス信号A 1.6 の入力始子には、パッファゲ

ート回路1 2とパッファゲート回路13の出力がワイヤードのRされて入力されている。

【00.14】 バッファゲート回路12とバッファゲート 回路13の入力端子には、システムパス1からプートR OM11に与えられるアドレス信号のうちアドレス信号 A 1 6 の 1 ビットが入力されている。 フート制御用C P U 3から出力されているROM選択信号 romse 1# は、NOTゲート回路14とパッファゲート回路12の 制御信号入力端子Gにそれぞれ入力されている。また、 NOTゲート回路14の出力信号は、パッファゲート回 路13の制御信号入力端子Gに入力されている。パッフ ァゲート回路1 2は、制御信号入力端子Gに入力してい る制御信号がローレベルのときには、入力した信号をそ の出力端子から出力する。一方、制御信号入力端子。GC 入力している制御信号がハイレベルのときには、その出 方端子はハイインピーダンス状態になる。パッファゲー ト回路 1 3制御信号入力端子Gに入力している制御信号 がローレベルのときには、入力した信号のレベルを反転 させてその出力端子から出力する。一方、制御信号入力。 端子Gに入力している制御信号がハイレベルのときに は、その出力端子はハイインピーダンス状態になる。 尚、フードROM11はフラッシュメモリで構成されて いるため、上位領域と下位領域はそれぞれ別々にその記 徳内容を書き換えることが可能となっている。

【00.15】このように構成されたシステムにおけるCPU2のブート動作について、図2に示したフローチャート図を用いて詳細に説明する。まず、システムの図示しない電源がONされて図示しないパワーオンリセットされ、CPU2がブートROM11からブートプログラムを読み出すための動作を開始する(ステップS20)。CPU2はブートROM11のアドレス00000hからブートプログラムを読み出すものとする。

【OO 16】そこでCPU 2はプートプログラムをプー トROM11から読み出すために、システムパスにアド レスを出力してプートROM 1 1 からの読み出し動作を 開始する。この読み出し動作の開始に伴って、システム パズ1からプートRIOM 11に与えられるアドレス信号 A15 がローレベルで出力され、パッファゲート回路1 2とパッファゲート回路13の入力端子に入力されてい る。この時点でパッファゲート回路1.2の制御入力端子 Gには、プート制御用CPU 3から出力されているロー レベルのROM選択信号 romsel#が供給されてい るため、バッファゲート回路1 2の出力端子からその入 カレたローレベルのアドレス信号 A1 5 がフートROM 1 1のアドレス信号端子A16に与えられる。このた め、CPU 2は、フートROM11の下位領域からブー トプログラムを読み出して、プートシーケンスの実行を 開始する。一方、この時点でパッファゲート1/3の制御 入力端子Gには、ローレベルのR OM選択信号 r oms

e 1#がANDゲート回路14を介して反転されて入力されているので、パッファゲート13の出力増子はハイ・インピーダンス状態になっている。一方。フート制御用: CPU.3は、内蔵するカウンタタイマの動作を開始させ、てCPU2のフートシーケンスに費やしている時間の監視を始める(ステップS21)。

【0017】次にステップS22において、上記時間監視の結果、カウンタタイマの動作が開始されてから所定の規定時間内にCPU2から S232Cコントローライを介して通信データが送信されてくるか監視する(ステップS22)。このステップS22の判定の結果、CPU2が規定時間内に正常にフートシーケンスを実行して立ち上がった場合には、フート制御用CPU3の動作は移了する。一方、フートROM11に記憶しているフートフログラムがアッフデート等のために書き換えが可らかの原因で失敗した場合等の理由からCRU2が規定時間内に正常にブートシーケンスを実行して立ち上がらなかった場合には、ステップS23に進む。

[0018] ステップS23において、プート制御用のPU3は、CPU2に対してローレベルのリセット信号 reset#を出力して、CPU2をリセットする(ステップS23)。次にプート制御用CPU3は、その出力するROM選択信号 romsel #のレベルをローレベルからハイレベルに切り替える(ステップS24)。 横いてプート制御用CPU3は、その出力しているリセットに号 reset#をバイレベルにしてCPU2のリセット状態を解除する(ステップS25)。このようにリセット状態を解除されるとCPU2は再びパワーオンリセット状態になり、再度プートROM11からプートフログラムを読み出すための動作を開始する。

(00 f.9) 従って、CPU2はフートプログラムをプートROM 1.1 から読み出すために、システムパス1にアドレスを出力してブートROM 1.1の読み出し動作を開始する。この読み出し動作の開始に伴って、システムパス1からフートROM 1.1に与えられるアドレス信号

A 16 がローレベルで出力され、パッファゲート回路 1 2 とパッファゲート回路 1 3の入力端子に入力される。この時点でフード制御用 C P U 3 から出力されている R O M 選択信号 r で o m s e I # の信号 レベルがハイレベルであるため、パッファゲート回路 1 2 の出力端子はハイインピーダンス状態になっている。一方、パッファゲート回路 1 3 の出力信号には入力したアドレス信号 A 1 6 が反転され、ハイレベルのアドレス信号 A 1 6 が出力される。これによって、プート R O M 1 1 のアドレス信号 A 1 6 が与えられる。このため、C P U 2 は、プート R O M 1 1 の上位領域からプートプログラムを読み出して、プートシーケンスの実行を開始する。

【00:20】このようにOPU2がフートROMi 1の 上位領域からフートフログラムを読み出すことにより、 フートシーケンスを実行して正常に立ち上げをすること ができるようになる。

[00.21]

【発明の効果】以上説明した通り、本発明によればフートプログラムの書き換えに伴ってメモリが壊れた場合でも、C.P.U.をブートすることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に関わるシステム構成を示す図である。

【図2】本発明の動作を説明するためのフローチャート 図である。

【図3】本発明の第2の実施形態に関わるシステム構成 を示す図である。

【符号の説明】

2 .... CPU.

3・・・プート制御用C P.U


4 · · · RS 23 20コントローラ


5・・・・アドレスデコーダ


6····第1のプートROM

フェー第2のプートROM

detaileのプードROM







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.